FPGA主要由以下几部分组成： （1）基本可编程逻辑单元（CLB） （2）可编程输入输出单元（IOB） （3）嵌入式块RAM （4）内嵌的底层功能单元和嵌入式专用硬核 （5）完整的时钟管理模块 （6）丰富的布线资源 一、…

参考资料： https://forums.xilinx.com/t5/Embedded-Development-Tools/Drivers-and-Makefiles-problems-in-Vitis-2020-2/t…

如下图，为两种形式的三态门，（a）和（b）一致；（c）和（d）一致。 对于图（a）其真值表如下： 对于图（b）的真值表为： 下面内容来自于百度百科之 三态门 三态门（Three-state gate）是一种重要…

概述   Vivado在设计时可以感觉到一种趋势，它鼓励用IP核的方式进行设计。“IP Integrator”提供了原理图设计的方式，只需要在其中调用设计好的IP核连线。IP核一部分来自于Xilinx官方IP；一部分来自…

如下图，为两种形式的三态门，（a）和（b）一致；（c）和（d）一致。 对于图（a）其真值表如下： 对于图（b）的真值表为： 下面内容来自于百度百科之 三态门 三态门（Three-state gate）是一种重要…

一、几个概念的区分 对于基本概念的认识是非常重要的，比如说：码元、比特、波特、帧，以及由此产生的码元速率、比特率、波特率，还有位同步（比特同步）、帧同步等等信息。 1、码元和码元速率 一个数字脉冲称为一个码元。如字母A的…

亚稳态（semi-stable state）是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发…

今天给大侠带来直接扩频通信，由于篇幅较长，分三篇。今天带来第一篇，上篇，基础理论介绍，接下来还会介绍“系统Verilog 实现”以及仿真等相关内容。话不多说，上货。        …

昨天在讨论verilog代码的时候，小伙伴提出他们老师要求写FSM必须用三段式，我表示以前都是一段式写到底也没觉得没什么不妥，后来专门看了网上的资料，发现确实很有讲究，看来自己对verilog的基本概念还很不清晰啊。 &…

（1）点云数据的获取 3D信息采集常使用移动测绘系统(Mobile Mapping System)，MMS包括移动激光扫描系统和数码相机。移动激光扫描系统主要由激光扫描仪和惯性导航系统组成，用于测量点的三维坐标和激光反射…

如下图，为两种形式的三态门，（a）和（b）一致；（c）和（d）一致。 对于图（a）其真值表如下： 对于图（b）的真值表为： 下面内容来自于百度百科之 三态门 三态门（Three-state gate）是一种重要…

今天给大侠带来基于FPGA的扩频系统设计，由于篇幅较长，分三篇。今天带来第一篇，上篇。话不多说，上货。           导读      …