FPGA学习笔记(四)————Verilog HDL条件语句与循环语句 文章目录 FPGA学习笔记(四)————Verilog HDL条件语句与循环语句 1.if–else语句 2.case语句 3.fore…
标签:FPGA
在Modelsim仿真中显示状态机名称
经过网上的搜索及自己的实验,总结在Modelsim仿真中显示状态机名称的三种方法。下面以一个具体的实例进行讲解。 实例功能:引入状态机实现2分频,这里使用状态机完全只是为了说明如何在仿真中显示状态机名称。 状态转移图: …
基于verilog的三段式状态机
三段式状态机的优势:三段式描述方法与一段式和两段式状态机描述相比,虽然代码结构复杂了一些,但是换来的优势是使FSM(Finite State Machine)做到了…
三态门介绍
如下图,为两种形式的三态门,(a)和(b)一致;(c)和(d)一致。 对于图(a)其真值表如下: 对于图(b)的真值表为: 下面内容来自于百度百科之 三态门 三态门(Three-state gate)是一种重要…
二维脉动阵列的矩阵乘法
脉动阵列 脉动阵列(Systolic Array)是H. T. Kung在1982年提出的1,一种由众多简单的PE(Processing Element,处理元件)按规则排列的硬件架构,本身的核心概念是让数据在运算单元的…
关于状态机 一段式 二段式 三段式 (网上资料搜集)
昨天在讨论verilog代码的时候,小伙伴提出他们老师要求写FSM必须用三段式,我表示以前都是一段式写到底也没觉得没什么不妥,后来专门看了网上的资料,发现确实很有讲究,看来自己对verilog的基本概念还很不清晰啊。 &…
Verilog HDL三种基本描述方式-结构化描述
当我们使用Verilog HDL代码来描述硬件功能的时候,可采用三种不同方式或混合方式对设计进行建模,这些方式包括:结构化方式—使用门和模块实例语句描述建模;数据流方式—使用连续赋值语句方式建模;行为描述方式—使用过程化…
FPGA双向IO使用之三态门说明
FPGA双向IO使用之三态门说明 在FPGA设计中,双向IO(输入输出引脚)是一个比较麻烦的东西,但是信号线用作总线等双向数据传输时就要用到inout类型。 以下用液晶的的数据线用作双向IO示例: 说是双向IO端口,其实…
如何提高FPGA的工作频率
如何提高电路工作频率 对于设计者来说,我们当然希望我们设计的电路的工作频率(在这里如无特别说明,工作频率指FPGA片内的工作频率)尽量高。我们也经常听说用资源换速度,用流水…
FPGA实现的实时流水线连通域标记算法
本文要介绍的是两年前我自己琢磨出来的一种用FPGA实现的二值图像连通域标记算法。这个算法的特点是它是一个基于逐行扫描的流水线算法,也就是说这个算法只需要缓存若干行的图像数据,并在这若干行的固定延时内就给出结果,实时性很高…